• česky
  • english
Přejít na obsah | Přejít na menu

Informační systém výzkumu, experimentálního vývoje a inovací
výzkum, vývoj a inovace podporované z veřejných prostředků ČR

    • Poskytovatelé podpory ve výzkumu, vývoji a inovacích (RPO)
    • Programy výzkumu, vývoje a inovací (RPG)
    • Subjekty ve výzkumu, vývoji a inovacích (RPR)
  • Veřejné soutěže ve výzkumu, vývoji a inovacích (VES)
  • Projekty výzkumu, vývoje a inovací (CEP)
  • Výzkumné záměry (CEZ)
  • Výsledky výzkumu, vývoje a inovací (RIV)

RIV/00216305:26220/07:PU67577 - Simulation model of Digital Clock and Data Recovery for Strongly Disturbed Signals (2007)

Údaje o výsledku
Identifikační kódRIV/00216305:26220/07:PU67577
Název v původním jazyceSimulation model of Digital Clock and Data Recovery for Strongly Disturbed Signals
Název českySimulační model hardwarové a softwarové obnovy datového a hodinového signálu ze silně zarušených signálů
DruhD - Článek ve sborníku
Jazykeng - angličtina
OborJA - Elektronika a optoelektronika, elektrotechnika
Rok uplatnění2007
Kód důvěrnosti údajůS - Úplné a pravdivé údaje nepodléhající ochraně podle zvláštních právních předpisů
Počet výskytů výsledku2
Tvůrci výsledku
Počet tvůrců celkem1
Počet domácích tvůrců1
TvůrceKubíček Michal (státní příslušnost: CZ - Česká republika; A - domácí tvůrce; G - garant výsledku)
Údaje blíže specifikující výsledek
Popis v původním jazyceThe paper describes VHDL-AMS simulation model of a digital link (with a signal source) together with "software" clock and data recovery module [1] and common recovery circuit incorporating a PLL. Performance of both methods is compared and discussed. Models were created to help to improve the software recovery method. All simulations were performed in the Mentor Graphic's SystemVision 4.4 environment using VHDL-AMS [2] models of signal source, data path and recovery circuits. The soft-ware recovery algorithm is written in synthesizable subset of VHDL and can be directly used as a part of an FPGA design.
Popis českyThe paper describes VHDL-AMS simulation model of a digital link (with a signal source) together with "software" clock and data recovery module [1] and common recovery circuit incorporating a PLL. Performance of both methods is compared and discussed. Models were created to help to improve the software recovery method. All simulations were performed in the Mentor Graphic's SystemVision 4.4 environment using VHDL-AMS [2] models of signal source, data path and recovery circuits. The soft-ware recovery algorithm is written in synthesizable subset of VHDL and can be directly used as a part of an FPGA design.
Klíčová slovaSimulation model, Data Recovery, VHDL-AMS, jitter simulation.
Název sborníkuProceedings of the 13th Conference Student EEICT 2007
Rozsah stran266-270
ISBN978-80-214-3410-3
Počet stran výsledku5
Název nakladateleIng. Zdeněk Novotný CSc.
Místo vydáníVysoké učení technické v Brně
Místo konání akceBrno
Datum zahájení akce26.4.2007
Typ akce podle státní příslušnoti účastníkůCST - Celostátní
Údaje o tomto záznamu o výsledku
PředkladatelVysoké učení technické v Brně / Fakulta elektrotechniky a komunikačních technologií
DodavatelGA0 - Grantová agentura České republiky (GA ČR)
Rok sběru2007
Systémové označení dodávky datRIV07-GA0-26220___/02:2
Datum dodání29.10.2009
SpecifikaceRIV/00216305:26220/07:PU67577!RIV07-GA0-26220___
Kontrolní kód[27067E18B876]
Další výskyty tohoto výsledku od stejného předkladatele
Dodáno MŠMT v roce 2007Záznam s identifikačním kódem RIV/00216305:26220/07:PU67577 v dodávce dat RIV07-MSM-26220___/03:3
Odkazy na výzkumné aktivity, při jejichž řešení výsledek vznikl
ProjektGA102/05/0571 - Metody zvyšující spolehlivost optických směrových spojů (2005-2007, GA0/GA)
ProjektGA102/05/0732 - Počítačové modelování a syntéza číslicových a smíšených analogově-číslicových systémů (2005-2007, GA0/GA)
Výzkumný záměrMSM0021630513 - Elektronické komunikační systémy a technologie nových generací (ELKOM) (2005-2011, MSM)
S - Specifický výzkum na vysokých školách
Tuto aplikaci pro Radu pro výzkum, vývoj a inovace provozuje Výpočetní a informační centrum Českého vysokého učení technického v Praze. Vyvíjí InfoScience Praha s.r.o.. Verze aplikace 1.6.15. Datové schéma ISVAV_WEB5_00306. Podpora uživatelů na e-mailové adrese podpora (zavináč) isvav (tečka) cz nebo telefonním čísle 224 234 797 (v pracovních dnech 8-16 hod.).